檢索結果：共9筆資料 檢索策略： "曾偉信".ccommittee (精準)
個人化服務 ：
排序：
每頁筆數：
已勾選0筆資料
1
本篇論文研究提出了一種多相位低抖動鎖相迴路。並且為了防止由於輸出頻率引起的阻尼因數和迴路頻寬對輸入訊號比變化，鎖相迴路使用自偏壓技術來產生具有低抖動性能的8相位輸出，並以此提出三種架構來滿足多通道類…
2
本論文探討一個採用電容校正技術之十六位元每秒一百萬次取樣逐次漸進式類比數位轉換器。對於十六位元類比數位轉換器而言，雜訊與線性度是兩個主要的設計挑戰。雜訊部分可藉由電路設計技巧來滿足規格。在線性度方面…
3
本論文著重在於CMOS製程下，設計出一個高性能且滿足高解析度要求的類比數位轉換器(Analog-to-Digital Converter, ADC)，可以用於通訊與影像中。我們設計出一個十四位元每秒…
4
本論文實現兩個連續漸近式類比數位轉換器。第一個是在0.18微米CMOS製程實現一個十二位元、每秒二千萬次取樣的連續漸進式類比數位轉換器；第二個是在55奈米低功耗CMOS製程實現一個十二位元、每秒六千…
5
本論文分別實現十位元、每秒一億萬次取樣之逐漸逼近式類比數位轉換器和十二位元、每秒一億萬次取樣之逐漸逼近式類比數位轉換器。使用二進位加權電容陣列來達到十二位元的精確度，並採用所提出之電容交換技術改善線…
6
在本論文是介紹一個如何在CMOS 65奈米製程下，實現一個八位元每秒十二億五千萬次取樣的類比至數位轉換器，其是採用次階-連續漸進式為架構；供應電壓為1.2伏特，輸入信號的全範圍為1.2伏特。當輸入頻…
7
本論文實現一個十位元、每秒一億六千萬次取樣之逐漸逼近式類比數位轉換器。為了加速這個類比數位轉換器的操作速度，它使用了一個利用比較器輔助之逐漸逼近式架構。為了避免在它的數位類比轉換器中，使用過大的電容…
8
本論文實現一個使用單次二位元輔助之十位元漸進式類比數位轉換器(SAR ADC)。藉由使用單次二位元輔助之架構來減少轉換週期，進而提升類比數位轉換器的操作速度。動態邏輯電路(MdREG)減少了比較器輸…
9
本論文著重於高速時間交錯類比數位轉換器的時脈歪斜校正技術研發。時間交錯類比數位轉換器是由多個單通道類比數位轉換器組成。由於單通道類比數位轉換器受限於CMOS製程技術，當其取樣頻率無法滿足功耗與取樣頻…