下世代RFID系統之鎖相迴路初步研究｜國立臺灣科技大學博碩士論文系統

簡易檢索 / 詳目顯示

回結果列表

研究生：	吳華祥 Hua-Hsiang Wu
論文名稱：	下世代RFID系統之鎖相迴路初步研究 A Preliminary Study of Phase-Locked Loops for the Next-Generation UHF RFID System
指導教授：	姚嘉瑜 Chia-Yu Yao
口試委員:	陳筱青 Hsiao-Chin Chen 楊湰頡 Rong-Jyi Yang
學位類別：	碩士 Master
系所名稱：	電資學院 - 電機工程系 Department of Electrical Engineering
論文出版年：	2010
畢業學年度：	98
語文別：	中文
論文頁數：	93
中文關鍵詞：	下世代RFID系統、RFID 讀取器、被動式RFID Tag 、頻率合成器、鎖相迴路、壓控振盪器、PIE符號、FM0符號、調變器
外文關鍵詞：	The next-generation RFID system, RFID Reader, Passive RFID Tag, frequency synthesizer, phase-locked loop, VCO, PIE symbol, FM0 symbol, Modulator.
相關次數：	點閱：255 下載：5
分享至:	分享至facebook 分享至twitter

查詢本校圖書館目錄查詢臺灣博碩士論文知識加值系統勘誤回報

本論文研究為應用於無線定位RFID系統之鎖相迴路設計，其中提供系統運作在925MHz及903MHz的載波訊號為本論文之設計重點，以下世代雙頻段的架構設計，突破以往單頻段設計，可使被動式Tag能有效工作在更小的功率輸入。在925MHz的部分，是輸出連續波訊號供Tag反散射用，而903MHz的部分，是提供含資料調變的載波訊號給Tag能量及辨識資料。經由系統的規劃，未來可對三維空間的物品做定位。
本論文的下世代RFID系統之鎖相迴路初步研究晶片是利用台積電0.18m 1P6M製程來實現，且完全由Full-Custom設計流程來完成，因此電路面積與功耗經人工最佳化，在系統整合上具相當優勢。

This thesis is a preliminary study of phase-locked loops for the next-generation UHF RFID reader. The next-generation UHF RFID system is operated in 925MHz and 903MHz. Comparing with the previous single-band design, the next-generation dual-band architecture can make passive tags work in a lower power than before. Tag backscattering employs the 925MHz continuous wave, while the energy, data, and clock for the tag employ the 903MHz modulated signal. The 903MHz and 925MHz signals are generated by two PLL frequency synthesizers designed in this thesis.
Two PLL synthesizers of this thesis is designed in TSMC 0.18m 1P6M process in the Full-Custom design style. The chip area and power consumption is designed carefully such that it can be easily integrated in the reader.

摘要	I
Abstract	II
誌謝	III
目錄	IV
圖目錄	VII
表目錄	X
第一章 緒論	1
1-1 研究動機與背景	1
1-2 研究目的與方法	2
1-3 使用工具與模擬軟體	3
1-4 論文架構	3
第二章 RFID 系統介紹	5
2-1 RFID 使用頻段的選擇	5
2-2 RFID系統簡介	6
2-2.1 RFID系統於空間定位的應用	6
2-2.2 下世代RFID系統的通訊架構	7
2-3.1 PIE Symbol	8
2-3.1 FM0 Symbol	10
2-4 RFID Tag 架構	12
2-5 RFID讀取器架構	14
2-5.1 RFID讀取器的接收部分	15
2-5.2 RFID讀取器的傳輸部分	17
2-6 本系統的Data rate	18
第三章 鎖相迴路系統分析	21
3-1 鎖相迴路的歷史演進	21
3-2鎖相迴路架構介紹	22
3-2.1相位頻率偵測器	22
3-2.2充電泵與一階迴路濾波器	25
3-2.3 PFD與充電泵的非理想效應	27
3-2.4以Matlab模擬Reference Spur效應	30
3-2.5二階迴路濾波器的參數計算	32
3-2.6電壓控制振盪器	33
3-2.7線性振盪器模型	34
3-2.8除頻器	35
3-3鎖相迴路分析	37
3-3.1鎖相迴路的迴路分析	37
3-3.2迴路頻寬與穩定性分析	38
第四章 鎖相迴路電路分析與模擬結果	41
4-1鎖相迴路的電路架構	41
4-2電壓控制振盪器	42
4-2.1壓控振盪器特性參數	43
4-2.2壓控振盪器的種類	43
4-2.3壓控振盪器電路分析	44
4-2.4壓控振盪器的電路模擬	49
4-3除頻器	51
4-3.1除頻器電路分析	51
4-3.2除頻器電路模擬	53
4-4相位頻率偵測器	54
4-4.1相位頻率偵測器電路分析	55
4-4.2相位頻率偵測器電路模擬	58
4-5充電泵	59
4-5.1充電泵的其他非理想效應	59
4-5.2充電泵電路分析	61
4-5.3充電泵電路模擬	62
4-6二階迴路濾波器	64
4-6.1二階迴路濾波器參數計算	65
4-7雙端轉單端電路	68
4-8鎖相迴路系統模擬	68
4-9 RFID傳送與接收架構應用之鎖相迴路	73
4-10鎖相迴路參數總結	75
第五章 下線實作與量測結果	76
5-1設計流程	76
5-2晶片佈局	77
5-3印刷電路板製做	79
5-4量測環境與結果	80
5-5探討與改進	85
5-6 Chip腳為對應圖表	87
第六章 結論與未來展望	89
6-1結論	89
6-2未來與展望	89
參考文獻	91
作者簡介	93

                                

[1] RFID設計及應用，ET電子技術，全亞文化事業，2008。
[2] Intel UHF RFID Transceiver R1000 Datasheet, March 2007.
[3] 顧寶文，900MHz 8位元被動式CMOS RFID Tag晶片設計。碩士論文,台灣科技大學，
2009.
[4] 台灣國際RFID應用展覽會，http://www.rfidtaiwan.com.tw/zh_TW/index.html，
2009。
[5] M. Baghaei-Nejad, David S. Mendoza, Z. Zou, “A remote-powered RFID tag
with 10MB/s UWB uplink and -18.5dBm sensitivity UHF downlink in 0.18μm
CMOS”, ISSCC Dig. Tech. Papers, pp, Feb 2009,198 – 200.
[6] EPCTM Radio-Frequency Identity Protocols Class-1 Generation-2 UHF RFID-
Protocol for Communications at 860 MHz – 960 MHz, Version 1.2.0
[7] D. M. Dobkin, The RF in RFID Passive UHF RFID In Practice,New York:Newnes,
2007.
[8] Klaus Finkenzeller, RFID Handbook: Fundamentals and Applications in Con-
tactless Smart Cards and Identification, 2nd ed. New York: Wiley, 2003.
[9] L. Ye, H. Liao, F. Song, “A 900MHz UHF RFID reader transceiver in 0.18µm
CMOS technology”, in Proc. ICSICT, 2008, pp.1569 – 1572.
[10] I. Kwon, Y. Eo, H. Bang “A single-chip CMOS transceiver for UHF mobile
RFID reader”, IEEE J. Solid-State Circuits, vol. 34, pp.729 – 738, Mar
2008.
[11] John G. Maneatis “Low-jitter process-independent DLL and PLL based on
self-biased techniques”, IEEE J. Solid-State Circuits, pp.1728 – 1732,
Nov. 1996.
[12] S. Kim, S. Cho Low “Phase noise and fast locking PLL frequency
Synthesizer for a 915MHz ISM Band”,in Proc. ISIC, 2007, pp.592-595.
[13] 劉深淵，楊清淵，鎖相迴路。滄海書局， 2006.
[14] 高曜煌，射頻鎖相迴路IC設計。滄海書局， 2005.
[15] 陳燕虹，鎖相式頻率合成器之設計分析。碩士論文，朝陽科技大學，2009。
[16] 謝治均，具新型除頻器與迴路濾波器之5.3GHz頻率合成器設計。碩士論文，台灣科
技大學，2008

簡易檢索 / 詳目顯示

相關論文