簡易檢索 / 檢索結果

  • 檢索結果:共14筆資料 檢索策略: "Rong-Jyi Yang".ecommittee (精準)


  • 在搜尋的結果範圍內查詢: 搜尋 展開檢索結果的年代分布圖

  • 個人化服務

    我的檢索策略

  • 排序:

      
  • 已勾選0筆資料


      本頁全選

    1

    具可調機制的高頻、高解析度全數位式鎖相迴路
    • 電機工程系 /98/ 碩士
    • 研究生: 葉建緯 指導教授: 劉昌煥 姚嘉瑜
    • 本論文研究為應用於2.4GHz無線射頻收發器之全數位式鎖相迴路設計,其中數位控制振盪器與控制器為本論文之設計重點,以邏輯閘架構設計出高頻且高解析度的振盪器,突破以往ADPLL僅能操作在幾百MHz的限…
    • 點閱:378下載:4
    • 全文公開日期 2015/07/26 (校內網路)
    • 全文公開日期 本全文未授權公開 (校外網路)
    • 全文公開日期 本全文未授權公開 (國家圖書館:臺灣博碩士論文系統)

    2

    下世代RFID系統之鎖相迴路初步研究
    • 電機工程系 /98/ 碩士
    • 研究生: 吳華祥 指導教授: 姚嘉瑜
    • 本論文研究為應用於無線定位RFID系統之鎖相迴路設計,其中提供系統運作在925MHz及903MHz的載波訊號為本論文之設計重點,以下世代雙頻段的架構設計,突破以往單頻段設計,可使被動式Tag能有效工…
    • 點閱:265下載:5

    3

    具均化突波技術之鎖相迴路及全數位化突發式時脈資料回復電路設計與實現
    • 電機工程系 /99/ 碩士
    • 研究生: 周佳妤 指導教授: 姚嘉瑜
    • 鎖相迴路發展至今已有十多年歷史,大量文獻提出完整的架構來改善迴路穩定性、穩定時間、迴路頻寬,類比式鎖相迴路相較於數位式的好處為可實現高操作速度的目標,但抖動與參考頻率干擾高低仍是影響鎖相迴路好壞的關…
    • 點閱:314下載:22

    4

    具新型除頻器與迴路濾波器之5.3GHz頻率合成器設計
    • 電機工程系 /97/ 碩士
    • 研究生: 謝治均 指導教授: 姚嘉瑜
    • 本論文之頻率合成器使用TSMC 0.18μm CMOS製程,以ISM頻段5.725-5.850 GHz為標的,設計振盪頻段5.2GHz ~ 5.4GHz之頻率合成器,其中通道間距8MHz。分別在迴路…
    • 點閱:355下載:2
    • 全文公開日期 2014/01/20 (校內網路)
    • 全文公開日期 本全文未授權公開 (校外網路)
    • 全文公開日期 本全文未授權公開 (國家圖書館:臺灣博碩士論文系統)

    5

    具數位校準之時間至數位轉換器
    • 電子工程系 /96/ 碩士
    • 研究生: 劉亭君 指導教授: 陳伯奇
    • 本論文實現一個無量測範圍限制,以一組鎖相迴路為基礎且具數位校準之時間至數位轉換器。時間至數位轉換器的功用就是將待測時間轉換為數位形式輸出,目前被廣泛應用於許多量測儀器與電路中。本研究團隊於2005年…
    • 點閱:359下載:1
    • 全文公開日期 2013/07/17 (校內網路)
    • 全文公開日期 本全文未授權公開 (校外網路)
    • 全文公開日期 本全文未授權公開 (國家圖書館:臺灣博碩士論文系統)

    6

    雙頻段15位元CMOS被動式UHF RFID標籤設計
    • 電機工程系 /100/ 碩士
    • 研究生: 李泳祿 指導教授: 姚嘉瑜
    • 本論文為雙頻段15位元被動式RFID tag,可應用於室內定位系統。雙頻段為866/925MHz的power link與data link 433MHz,Tag收集925MHz的連續弦波訊號轉換為電…
    • 點閱:260下載:0
    • 全文公開日期 2017/07/25 (校內網路)
    • 全文公開日期 本全文未授權公開 (校外網路)
    • 全文公開日期 本全文未授權公開 (國家圖書館:臺灣博碩士論文系統)

    7

    短距離電感耦合式無線傳輸收發機 含無參考時脈之全數位時脈資料回復電路
    • 電機工程系 /100/ 碩士
    • 研究生: 陳柏瑋 指導教授: 姚嘉瑜
    • 隨著個人行動裝置漸漸被廣泛應用,短距離無綫通訊技術近年來蓬勃發展。由於行動設備透過電池供電,嚴苛限制其通訊系統在操作上,必需低功率消耗,但同時又要求高速傳輸,以應付資料量日漸龐大的多媒體檔案。電感式…
    • 點閱:199下載:0
    • 全文公開日期 2017/07/27 (校內網路)
    • 全文公開日期 本全文未授權公開 (校外網路)
    • 全文公開日期 本全文未授權公開 (國家圖書館:臺灣博碩士論文系統)

    8

    雙PLL核心之高精度數位至時間轉換器
    • 電子工程系 /96/ 碩士
    • 研究生: 嚴吉緯 指導教授: 陳伯奇
    • 隨著積體電路系統的發展,對各種高解析度之轉換器需求也急速的增加,因此高精度數位至時間轉換器的地位也日漸重要,其最主要應用在許多自動測試儀器及晶片上,迄今已發展出各種不同的架構及電路形式,適用於各項測…
    • 點閱:311下載:4
    • 全文公開日期 2013/07/20 (校內網路)
    • 全文公開日期 本全文未授權公開 (校外網路)
    • 全文公開日期 本全文未授權公開 (國家圖書館:臺灣博碩士論文系統)

    9

    900 MHz 8位元被動式CMOS RFID Tag晶片設計
    • 電機工程系 /97/ 碩士
    • 研究生: 顧寶文 指導教授: 姚嘉瑜
    • 本論文設計一工作於900 MHz 8位元被動式CMOS RFID Tag,利用40級的Charge Pump及無震盪器架構以達到省電進而增長RFID Tag讀取距離之目的本文使用TSMC 0.18u…
    • 點閱:297下載:8

    10

    具可重置延遲線及固定鎖定週期之全數位延遲鎖定迴路
    • 電機工程系 /101/ 碩士
    • 研究生: 邱奕瑤 指導教授: 姚嘉瑜
    • 隨著CMOS製程技術的進步,SOC的複雜度越來越高,操作時脈較以往增加許多,因此如何讓系統達到時脈同步是一個重要議題。本論文針對目前文獻上有關全數位延遲鎖定迴路的不足處提出一種新的演算法,設計結果節…
    • 點閱:354下載:0
    • 全文公開日期 2017/11/19 (校內網路)
    • 全文公開日期 本全文未授權公開 (校外網路)
    • 全文公開日期 本全文未授權公開 (國家圖書館:臺灣博碩士論文系統)