為了於計算機上, 獲得高效能的運算。精簡指令集電腦(Reduced Instruction Set

Computer,RISC)的技術, 似乎已成為未來CPU 設計之主流。RISC處理機可增強其運算

效能, 此乃藉由其一有效率的指令管線(Instruction pipeline)、較大之暫存器檔案

(Register file) 和最佳化編譯器(Optimizing compilers)的支援, 以期得以盡可能

地達到每個指令之執行僅花費一個周期的目標。但除此之外, 隱藏記憶體系統(Cache

Memory System) 亦是影響RISC效能的一個重要因素。

隱藏記憶體系統中的隱藏記憶體和寫入緩衝器, 乃是於一個RISC系統, 能提供一個足

夠的記憶體層頻寬和有效率的記憶體存取時間之兩個關鍵要素。藉由對一個RISC型態

的隱藏記憶體系統之模擬測試, 本論文將針對隱藏記憶體其容量大小(Cache size)及

回填區段大小(Block refill size) 對系統之影響作一探討。同時也將研究有關寫入

緩衝器的幾個問題: 包括寫入緩衝器之深度大小(Write Buffer size)、 位元聚集(B

-yte Gathering) 和讀取衝突偵測(Read Conflict Check) 。最后, 則將提出一種新

的方法, 以改進寫入緩衝器於讀取衝突發生時之效率。

none