檢索結果：共54筆資料 檢索策略： "類比數位轉換器".ckeyword (精準)
個人化服務 ：
排序：
每頁筆數：
已勾選0筆資料
1
本論文探討一個使用背景校正技術之十四位元每秒二億五千萬次取樣雙通道時間交錯式類比數位轉換器。以管線化連續漸進式架構來說，第一級為主要的速度限制。為了緩解此問題，本論文使用次階式架構、二位元視窗切換技…
2
本論文著重在於在先進CMOS製程下，實現一個高速高解析度的類比數位轉換器(Analog-to-Digital Converter, ADC)，可以用於通訊與影像系統中。作者使用管線連續逼近式類比數位…
3
本論文實現一個十二位元、每秒一億次取樣之連續漸進式類比數位轉換器(SAR ADC)。為了達到每秒一億次取樣的操作速度，使用次階漸進式 (Sub-Ranged SAR)的架構。主要以連續漸進式類比數位…
4
本論文實現一高速中解析度類比數位轉換器，其主要目的是為了了解在高速時會遇到那一些設計上的問題及考量，使用0.18 微米的互補式金氧半製程來實現，其取樣率可高達36MHz，並且採用一冗位元來使轉換器可…
5
本論文著重在於CMOS製程下，設計出一個高性能且滿足高解析度要求的類比數位轉換器(Analog-to-Digital Converter, ADC)，可以用於通訊與影像中。我們設計出一個十四位元每秒…
6
在本論文中，一個頻寬為10 MHz的連續時間三角積分類比數位轉換器以TSMC 0.18 um 金氧半(CMOS)製程被設計，是應用於4G LTE的連續時間低通三角積分數位類比轉換器，其三角積分類比數…
7
本論文探討在二十八奈米製程設計與實現一個十位元每秒十億次取樣的超高速類比數位轉換器。這個類比數位轉換器(ADC)架構是由兩級組成。第一級使用管線式類比數位轉換器(Pipelined ADC)架構。第…
8
本論文實現一個十位元、每秒一億六千萬次取樣之逐漸逼近式類比數位轉換器。為了加速這個類比數位轉換器的操作速度，它使用了一個利用比較器輔助之逐漸逼近式架構。為了避免在它的數位類比轉換器中，使用過大的電容…
9
在本論文中，包括有兩個連續時間三角積分調變器以TSMC 0.18 um 金氧半(CMOS)製程被設計與製作與一個抽樣濾波器(Decimation Filter)設計，第一個是應用於多頻帶的連續時間低…
10
本論文實現兩個連續漸近式類比數位轉換器。第一個是在0.18微米CMOS製程實現一個十二位元、每秒二千萬次取樣的連續漸進式類比數位轉換器；第二個是在55奈米低功耗CMOS製程實現一個十二位元、每秒六千…