檢索結果：共33筆資料 檢索策略： "方劭云".cadvisor (精準)
個人化服務 ：
排序：
每頁筆數：
已勾選0筆資料
1
使用嵌段共聚物(block copolymers, BCP)的定向組裝技術 (Directed self-assembly, DSA)已經是一項具有發展性的光刻技術，可以在集成電路上生成微小的圖像。…
2
在先進半導體製程中，佈局特徵的急劇縮小對電路延遲和電子遷移（EM）現象產生了重大影響。近來，網狀式堆導通孔（MSV）被提出作為改善電路時序和信號完整性的解決方案，每個MSV都是由平行金屬線和導通孔組…
3
標準元件之引腳可連接性(Pin Accessibility)在細節佈局流程(Detailed Placement)中扮演一個關鍵的角色，因此先前的研究提出了許多引腳可連接性的評估模型。然而在先進製程…
4
隨著近代積體電路的製程不斷演進，導線的阻抗的影響以及其造成的訊號延遲的影響也顯著的提高。為了解決這個問題，一種新的灌孔構造──「階梯式灌孔」(Via Ladder)被提出。然而，在繞線階段前的階梯式…
5
隨著積體電路技術的快速演進，PCB(Printed Circuit Board，印刷電路板)電路設計複雜度顯著的增加，現今一個密集的 PCB 板涵蓋了數以千計的接腳(Pin)和信號線(Signal …
6
隨著先進製程快速發展以及半導體產業的蓬勃發展，晶片大小也越來越小，因此有更多複雜的設計規則需要被遵守，而一個晶片在被下線之前必須沒有違反任何一個設計規則，這導致一個電路的可繞度就變得相對重要許多。此…
7
電路時序延遲逐漸成為決定電路效能的重要因素，時鐘樹的設計也日益重要。樹狀結構時鐘樹(tree-based clock network)由於擁有容易實現與分析的優勢，因此特別適合用於規模較小之晶片實作…
8
隨著先進製程快速發展下，佈局圖案(Layout pattern)更容易受到製程變異(Process variation)的影響，其中有些佈局圖案雖然能通過設計法則驗證(Design rule che…
9
多電子束微影 (Multiple E-beam Lithography) 作為最有希望的次世代微影技術(Next Generation Lithography)，可用來解決傳統電子束的低產量問題。在…
10
隨著現代積體電路的複雜度不斷增加與製程節點的演進，電路可製造性在現代微影(Lithography)製程中正遭遇許多困難。次級解析輔助特徵圖案(SRAF) 擺置與光學鄰近修正(OPC)等重要的解析度增…