研究生: |
余建雄 Jian-Xiong Yu |
---|---|
論文名稱: |
即時系統發展工具之設計 Design of real time system development tools |
指導教授: |
蔡新民
Sin-Ming Tsai |
口試委員: | none |
學位類別: |
碩士 Master |
系所名稱: |
電資學院 - 電子工程系 Department of Electronic and Computer Engineering |
論文出版年: | 2021 |
畢業學年度: | 80 |
語文別: | 中文 |
論文頁數: | 111 |
中文關鍵詞: | 即時系統 、資料流程圖 、結構化分析 、程式設計語言 、靜態排程表 |
外文關鍵詞: | OPEN-PATH-EXPRESSION, PETRI-NET |
相關次數: | 點閱:220 下載:0 |
分享至: |
查詢本校圖書館目錄 查詢臺灣博碩士論文知識加值系統 勘誤回報 |
本論文提出一些能快速開發及除錯即時系統所需的工具。
使用者可以利用資料流程圖, 將整個即時系統作結構化分析, 并且以我們所定義之可
分析的程式設計語言(APDL), 在Mini-Spec.中描述整個即時系統的功能。使用者在資
料字典里對系統中的每一個資料貯存, 以Open Path Expression定義其操作的方式。
藉著轉換程式將APDL轉換成Petri Net 模型, 再經由Petri Net 可到達樹的分析, 找
出在即時系統中可能發生的死鎖及同步不良的問題。
在時間限制分析程式中, 采用可達成的處理器使用率及靜態排程表的方法來分析此即
時系統是否能滿足其時間限制。
本系統的一些工具是使用Arity PROLOG來制作。
none