檢索結果:共1筆資料 檢索策略: ckeyword.raw="AXI匯流排" and ckeyword.raw="進階加密標準"
個人化服務 :
排序:
每頁筆數:
已勾選0筆資料
1
論文中提出了一個符合AXI4介面的管線式AES加解密矽智財設計,注重其核心的面積大小及吞吐量,減少所需硬體資源並提升運算效能。依據AES演算法實現出來的加解密晶片,輸入的每一筆資料為128位元。金鑰…