檢索結果:共1筆資料 檢索策略: cadvisor.raw="陳伯奇" and cadvisor.raw="陳政寰"
個人化服務 :
排序:
每頁筆數:
已勾選0筆資料
1
在本論文中提出一高解析度之時間至數位轉換器,基於改善溫度、製程等外在環境因素對電路特性的影響,使用鎖相迴路(Phase Lock Loop, PLL)來產生穩定的週期訊號,此外利用雙斜率內插器(Du…