運用DMD無光罩微影技術製作垂直結構薄膜電晶體元件研究

簡易檢索 / 詳目顯示

回結果列表

研究生：	蕭為凱 Wei-Kai Hsiao
論文名稱：	運用DMD無光罩微影技術製作垂直結構薄膜電晶體元件研究 Fabrication Research of Vertical Type Thin Film Transistor using DMD Maskless Photolithography System
指導教授：	鄭正元 Jeng-Ywan Jeng
口試委員:	汪家昌 Jia-Chang Wang 葉文昌 Wen-Chang Yeh 李三良 San-Liang Lee
學位類別：	碩士 Master
系所名稱：	工程學院 - 機械工程系 Department of Mechanical Engineering
論文出版年：	2006
畢業學年度：	94
語文別：	中文
論文頁數：	108
中文關鍵詞：	光罩、動態光罩、無光罩、薄膜電晶體
外文關鍵詞：	maskless, TFT, vertical MOSFET, mask
相關次數：	點閱：584 下載：3
分享至:	分享至facebook 分享至twitter

查詢本校圖書館目錄查詢臺灣博碩士論文知識加值系統勘誤回報

上一筆

本論文主要是利用自行研發設計的DMD（Digital Micromirro Device）無光罩微影系統（Maskless Photolithography System）製作垂直結構 TFT 元件。在系統上，本研究利用顯微鏡的目鏡判別成像清晰度的方式，可大幅提升此無光罩微影系統的解析度與曝光品質；另外也研發出光學對位方法，可將數層pattern的製程準確的對位。
為驗證本系統可應用於製作半導體元件上，本實驗以製作簡易型 TFT 元件來作為驗證，實驗結果證實本系統可將數道光罩精確的對位，且可容易控制曝光時間，適用於製作半導體元件上。另外，本研究也設計出垂直結構的 TFT 元件，此結構的通道層長度為 90 nm，且閘極是採用環繞通道層的方式來製作。實驗結果證實此垂直結構的 TFT 元件因通道層擁有高的寬長比，因此可擁有較高的工作電流、較佳的電性品質。
本研究目的在於研發或少量生產得以無光罩微影技術取代傳統光罩，並製作出TFT元件。並期望此技術未來可以導入到半導體與光電產業，以提升研發效能，降低產品研發成本與製作時間，加速產品設計及開發速度。

The aim of this thesis is to use the DMD (Digital Micromirror Device) scheme to fabricate vertical type Thin Film Transistor (TFT). In the system, we utilize the eyepiece of the microscope to ascertain the imaging definition. The resolution and exposed quality of this system can be improved. Also invent the method of optics alignment, it can align several mask process accurately.

In order to prove the Maskless Photolithography system can be applied in fabricating semiconductor devices. This research fabricates the simple TFT as proving. Experimental result verifies the Maskless Photolithography system is suitable for fabricating semiconductor devices, because it can align several mask accurately, and control the exposed time easily. In addition, this research designs vertical type TFT device. The structure’s channel is 90 nm in length, and the Gate is made by surrounding method. Experimental result verifies this vertical type TFT can acquire higher working current and better quality electricity, because the channel owns larger ratio of it’s width to it’s length.
The key of this research is studying or producing small amount of the Maskless Technology to taking place of tradition mask, and also fabricate TFT device. In the future, expecting this technology can be applied in semiconductor and opto-electronics industry. Then, it can increase research efficiency, decreasing researching cost and producing time and fasten the time of production design and development.

中文摘要......................................................................I
英文摘要.....................................................................II
誌謝........................................................................III
目錄.........................................................................IV
圖索引......................................................................VII
表索引...........................................................................XI
第一章 緒論...................................................................1
    1.1 前言..................................................................1
    1.2 研究背景與目的........................................................2
    1.3 論文架構..............................................................4

第二章 文獻探討...............................................................5
    2.1金屬－氧化物－半導體場效電晶體.........................................5
        2.1.1薄膜電晶體（Thin Film Transistor，TFT）..........................8
        2.1.2 MBE-grow vertical power-MOSFETs with 100-nm channel length......9
        2.1.3低溫氧化層及垂直式複晶矽薄膜電晶體之研究........................11
    2.2 薄膜沉積技術與提高性能之處理.........................................15
        2.2.1 物理氣相沉積...................................................15
        2.2.2 化學氣相沉積...................................................16
        2.2.3 氫化（hydrogenation）..........................................17
    2.3 短通道效應（Short Channel Effect，SCE）..............................18
        2.3.1 臨界電壓下滑（Threshold Voltage roll－off）....................18
        2.3.2 汲極引致能障下降（Drain－Induced Barrier Lowering，DIBL）......20
        2.3.3 本體碰穿（Bulk Punch－Through）................................21
    2.4 無光罩微影系統.......................................................23
        2.4.1  Massively Parallel, large-area maskless lithography...........23
        2.4.2 動態光罩式顯微鏡微影系統.......................................26
    2.5  DLP（Digital Light Processing）投影機...............................28
        2.5.1  DLP投影機光學系統之發展與技術.................................28
        2.5.2  DLP之光機組件.................................................32

第三章 DMD無光罩微影系統設計與建構...........................................35
    3.1 顯微鏡式無光罩微影系統...............................................35
        3.1.1 金相顯微鏡.....................................................38
        3.1.2 立體顯微鏡.....................................................46
    3.2 無光罩微影系統對位方法...............................................53
        3.2.1 光學對位方法...................................................53
        3.2.2 機構式對位方法.................................................58
    3.3 無光罩微影系統人機介面...............................................60

第四章 薄膜電晶體元件製作流程與架構..........................................64
    4.1 鍍膜與蝕刻設備.......................................................64
        4.1.1 玻璃基板與矽晶圓基板清洗.......................................65
        4.1.2 濺鍍（Sputter）for Si..........................................66
        4.1.3 電將輔助化學氣相沉積（PECVD）for SiO2..........................67
        4.1.4 鋁蒸鍍.........................................................69
        4.1.5 氫化（Hydrogenation）..........................................70
        4.1.6 矽之反應式離子蝕刻（Reactive Ion Etch，RIE）...................72
    4.2 簡易型 TFT 製程......................................................74
        4.2.1 簡易型 TFT 元件光罩設計圖......................................77
    4.3 垂直結構 TFT 製程....................................................78
        4.3.1 垂直結構 TFT 元件光罩設計圖....................................83
    4.4  TFT 電性量測........................................................85

第五章 實驗結果與討論........................................................87
    5.1 簡易型 TFT 製作結果..................................................87
        5.1.1 簡易型 TFT 電性量測............................................89
    5.2 垂直結構 TFT 製作結果................................................93
        5.2.1垂直結構 TFT 電性量測...........................................97
    5.3 結論................................................................101

第六章 總結與未來展望.......................................................102
    6.1 總結................................................................102
    6.2 未來展望............................................................104

參考文獻....................................................................106

                                

1.(http://home.phy.ntnu.edu.tw/~eureka/article/transister/transister.htm)國立師範大學物理系，線上物理教學。
2.(http://ezphysics.nchu.edu.tw/prophys/ael/lecturenote/FET.pdf#search='%E5%A0%B4%E6%95%88%E9%9B%BB%E6%99%B6%E9%AB%94') 孫允武，”場效電晶體原理”，國立中興大學物理系，應用電子學線上講義。
3.新彩光股份有限公司翻譯，”液晶面板的長期展望及課題”，光電科技工業協進會出版發行。
4.C. Finka, K.G. Anil, W. Hansch, S. Sedlmaier, J. Schulze, I.Eisele，”MBE-grown vertical power-MOSFETs with 100-nm channellength”，Thin Solid Films 380，p207~p210，2000。
5.(http://www.oes.itri.org.tw/coretech/semicon/sem_mat_und_002.html)工研院光電所網頁。
6.李名鎮，”低溫氧化層及垂直式複晶矽薄膜電晶體之研究”，國立交通大學電子研究所博士學位論文中華民國九十二年十月。
7.施敏，”半導體元件物理與製作技術”，國立交通大學出版社”，中華民國九十一年。
8.陳佳斌，”線上光學檢測技術於準分子雷射退火矽膜之再結晶特性研究”，國立台灣科技大學機械工程系碩士學位論文中華民國九十四年六月三十日。
9.陳毅驊，” 以Y2O3為矽閘極介電層之金氧半特性之研究”，私立中原大學電子工程學系碩士學位論文中華民國九十二年六月。
10.莊達人，”VLSI製造技術”，高立圖書有限公司，1993。
11.Marc Klosner and Kanti Jain(2004)，” Massively Parallel, large-area maskless lithography ”，Applied Physics Letters，Volume84，Number15，p2880~p2882，2004。
12.鄭子威，“運用動態光罩技術製作微透鏡陣列及電鑄模具之研究”，國立台灣科技大學機械工程系碩士學位論文中華民國九十三年六月。
13.黃育嘉，“動態光罩式三維微影系統之研發”，國立台灣科技大學機械工程系碩士學位論文中華民國九十三年六月三十日。
14.王思克和鄭竹明，“單片式DLP投影機的光學引擎技術發展”，國立臺灣科技大學電子所碩士，交通大學光學所碩士光訊,第六十八期。（子威、育嘉）。
15.(http://www.ti.com/) 美國德州儀器公司網頁。
16.M. R. Douglass，“ Lifetime estimates and unique failure mechanisms of the digital micromirror device”，IEEE International Reliability Physics Symposium，Reno，Nevada，pp. 9 - 12，1998。
17.蔡福森，“DLP投影技術與產品動態”，PIDA ，1998。
18.德州儀器亞洲區DLP事業部提供，”DLP技術概要”，元件科技，2003。
19.Peter F. Van Kessel, Larry J. Hornbeck，Robert E. Meier，Michael R. Douglass，“A MEMS-Based Projection Display”，Proceeding of the IEEE，Vol.86，No.8，p1687~p1704，1998。
20.王群智，”使用動態光罩微影技術於單層製作3D微小元件之研究”，國立台灣科技大學機械工程系碩士學位論文中華民國九十四年六月三十日。
21.耿繼業、何建娃， “幾何光學”，全華科技圖書股份有限公司，民國九十年出版，ISBN 957-21-3365-9。
22.張弘，“幾何光學”，國立編譯館主編。
23.(http://www.med.ntu.edu.tw/Lab/2003lab/2003lsy.pdf#search='%E6%9E%97%E8%BB%92%E6%AF%93') 林軒毓，”光學顯微鏡的觀察法”，國立台灣大學，中華民國九十二年九月。
24.(http://elearning.stut.edu.tw/caster/3/no3/3-1.htm) “材料分析技術，顯微結構觀察分析”，私立南台科技大學網頁。
25.陳國照，” 熱滯留層輔助結晶之薄膜電晶體元件研發”，國立台灣科技大學電子工程系碩士學位論文中華民國九十四年六月。

簡易檢索 / 詳目顯示

相關論文