應用SOC技術於主動式噪音消除系統之設計與製作｜國立臺灣科技大學博碩士論文系統

簡易檢索 / 詳目顯示

回結果列表

研究生：	陳彬常 Pin-Chang Chen
論文名稱：	應用SOC技術於主動式噪音消除系統之設計與製作 The Design and Application of An Active Noise Suppressor by Using SOC Technique
指導教授：	陳志明 Chih-Ming Chen
口試委員:	林俊成 none 許新添 none
學位類別：	碩士 Master
系所名稱：	電資學院 - 電機工程系 Department of Electrical Engineering
論文出版年：	2006
畢業學年度：	94
語文別：	中文
論文頁數：	102
中文關鍵詞：	噪音消除、主動式噪音消除系統、嵌入式處理器
外文關鍵詞：	embedded system, active noise control, active noise suppressor, soc technique
相關次數：	點閱：258 下載：4
分享至:	分享至facebook 分享至twitter

查詢本校圖書館目錄查詢臺灣博碩士論文知識加值系統勘誤回報

論文摘要

本論文應用SOC技術設計並製作了一套耳機式的主動式噪音消除器。利用鑲在耳機內的微型麥克風取得噪音訊號，經由以適應性濾波器為基礎的主動式噪音消除系統演算法估算出適當的反噪音訊號，驅動耳機內揚聲器輸出聲波以破壞原始噪音，進而達到抑制噪音能量的目的。
在系統的實現上，以Nios嵌入式處理器做為系統的運算核心，配合SOC的設計目的，將以往系統中分散封裝的元件整合於單一現場可程式邏輯閘陣列(FPGA)晶片中。此種系統實現方法比起傳統上使用數位訊號處理器(DSP)的設計而言，有著開發速度快、設計富彈性、電路面積小及測試容易等優點。最後錄製了單頻噪音、人工合成的複頻噪音及各種噪音訊號來對系統進行效能上的驗證。

Abstract

This paper presents a SOC technique for designing an active noise suppressor. In our system, a microphone embedded in a headset is used to acquire noise, and an adaptive filter is designed to generate the noise cancellation signal so that the noise can be attenuated inside the headset.

To lower the design cost and to improve the design flexibility, instead of traditional DSP CPUs, a Nios CPU is selected as the core of the system, and most of the supporting circuits can hence be squeezed in this FPGA chip. Combining with some other circuits, the realization of this system is relatively simple and low cost.

The entire system has been thoroughly tested for a number of noises including car, motorbike, dehumidifier, and sinusoidal signals of various frequencies. The effects are better if the noises are stationary statistically, as we have predicted.

目錄

第一章 緒論..........................................................................................  1
    1.1 簡介.........................................................................................  1
    1.2 目的.........................................................................................  3
1.3 內容大綱.................................................................................  3
第二章 主動式噪音消除系統之演算法……………………………..  5
2.1 簡介.........................................................................................  5
2.2 橫貫式適應性濾波器.............................................................  6
    2.2.1 橫貫式適應性濾波器之基本原理…………………..  6
    2.2.2 LMS法則……………………………………………  12
    2.2.3 可變步進值LMS法………………………………...  13
2.3 單感測器主動式噪音消除系統...........................................  16
2.3.1 單感測器主動式噪音消除系統之簡介……………  16
2.3.2 系統架構…………………………….……………...  16
2.3.3 FXCLMS法則………………………………………  21
2.3.4 次要路徑估測技術…………………………………  25
第三章 嵌入式處理器之數位電路設計……………………………  32
    3.1 簡介.......................................................................................  32
    3.2 開發環境與流程簡介...........................................................  34
3.2.1 硬體開發環境………………………………………  34
3.2.2 整合環境與開發流程………………………………  38
3.3 單感測器主動式噪音消除系統之嵌入式處理器設計.......  41
3.3.1 系統功能……………………………………………  41
3.3.2 Nios嵌入式處理器之規劃………………………….  43
3.3.3 周邊電路規劃設計…………………………………  48
3.3.3.1 記憶體單元………………………………...  48
3.3.3.2 UART單元………………………………….  49
3.3.3.3 Timer單元………………….……………….  50
3.3.3.4 Parallel I/O單元…………………………….  50
3.4 系統效能加強……………………………………………...  52
3.4.1 DSP Blocks規劃使用……………………………….  52
3.4.2 Custom Instruction使用……………………………..  54
3.5 單感測器主動式噪音消除系統之嵌入式處理器整體設定.. 56
第四章 單感測器主動式噪音消除系統之電路設計與整合及結果.. 58
4.1 單感測器主動式噪音消除系統之硬體電路簡介………...  58
4.2 噪音訊號之取得與相關處理電路………………………...  60
4.2.1 麥克風驅動電路、前置放大器與低通濾波器……  60
4.2.2 類比轉數位轉換器(ADC)………………………….  62
4.2.3 數位轉類比轉換器(DAC)………………………….  64
4.3 單感測器主動式噪音消除系統之IP整合……………….  65
4.3.1 鎖相迴路IP…………………………………………  66
4.3.2 ADC控制訊號IP……………………………………  66
4.3.3 序列轉並列IP………………………………………  67
4.3.4 並列轉序列IP………………………………………  68
4.3.5 白隨機訊號產生器IP………………………………  69
4.3.6 訊號延遲IP…………………………………………  69
4.3.7 嵌入式處理器IP……………………………………  70
4.3.1 單感測器主動式噪音消除系先之IP整合…………  71
4.4 實驗結果…………………………………………………...  72
第五章 結論…………………………………………………………  81
5.1 結論………………………………………………………...  81
5.2 未來研究方向……………………………………………...  82
參考文獻……………………………………………………………..  84
附錄…………………………………………………………………..  88




圖目錄

圖1.1 主動式噪音消除系統之原理示意圖………………………….  2
圖2.1 橫貫式適應性濾波器之方塊圖………………………………  7
圖2.2 長度L的橫貫式適應性濾波器之結構圖……………………  7
圖2.3 權重向量W為二階時的MSE性能曲面……………………  10
圖2.4 單感測主動式噪音消除系統之硬體電路方塊圖…………..  17
圖2.5單感測主動式噪音消除系統之轉移函數方塊圖……………  18
圖2.6單感測主動式噪音消除系統之簡化方塊圖…………………  19
圖2.7 使用合成參考訊號之系統方塊圖…………………………..  20
圖2.8以FXCLMS法則為基礎的單感測主動式噪音消除系統….  22
圖2.9 離線式次要路徑估測方塊圖………………………………..  26
圖2.10 引入誤差預測濾波器之離線式次要路徑估測方塊圖……  27
圖2.11完全可調適之單感測主動式噪音消除系統……………….  30
圖3.1 Nios Development Board硬體配置圖……………………….  34
圖3.2 Nios開發平台方塊圖…………………………………………  36
圖3.3 SOPC基本架構圖…………………………………………….  37
圖3.4 SOPC系統之設計統程圖…………………………….………  40
圖3.5 單感測器主動式噪音消除系統方塊圖……………………...  42
圖3.6 Nios CPU內部架構圖………………………...………………  43
圖3.7 暫存器架構示意圖…………………………………………..  46
圖3.8 Stratix 系列內之DSP Blocks構造…………………………..  53
圖3.9 Custom Instruction示意圖……………………………………  55
圖3.10 32 bits之乘法器設計示意圖………………………………..  56
圖3.11 嵌入式處理器中各元件之連接圖………………………….  57
圖3.12 嵌入式處理器之方塊圖…………………………………….  57
圖4.1 單感測器主動式消除系統之流程圖………………………...  58
圖4.2單感測器主動式消除系統之硬體架構圖……………………  59
圖4.3 麥克風驅動電路圖…………………………………………...  60
圖4.4 前置放大器電路圖…………………………………………...  61
圖4.5 前置放大器之頻率響應圖…………………………………..  61
圖4.6 二階低通濾波器電路圖……………………………………...  61
圖4.7 二階低通濾波器之頻率響應圖……………………………..  61
圖4.8 AD1876類比轉數位轉換器接線圖………………………….  63
圖4.9 AD1876準位校準時序圖……………………………………..  63
圖4.10 AD1876轉換時序圖…………………………………………  63
圖4.11 AD766數位轉類比轉換器接線圖………………………….  64
圖4.12 AD766之轉換時序圖……………………………………….  65
圖4.13 ADC控制訊號IP之時序圖…………………………………  67
圖4.14 序列轉並列IP時序圖………………………………………  68
圖4.15 並列轉序列IP時序圖………………………………………  68
圖4.16 白隨機訊號產生器IP時序圖………………………………  69
圖4.17 訊號延遲IP電路圖…………………………………………  70
圖4.18 訊號延遲IP之時序圖………………………………………  70
圖4.19 Nios嵌入式處理器之BSF圖………………………………  71
圖4.20 嵌入式系統之IP連接與整合結果圖………………………  72
圖4.21 主動式噪音消除系統對人工合成複頻噪音之處理結果….  74
圖4.22 主動式噪音消除系統對機車高速運轉時噪音之處理結果.  75
圖4.23 主動式噪音消除系統對機車低速運轉時噪音之處理結果.  76
圖4.24 主動式噪音消除系統對除濕機運轉時噪音之處理結果….  77
圖4.25 主動式噪音消除系統對汽車高速運轉時噪音之處理結果.  78
圖4.26 主動式噪音消除系統對汽車低速運轉時噪音之處理結果.  79





表目錄

表3.1 Stratix EP1S10元件特色……………………………………..  36
表3.2 Nios CPU內部架構表………………………………...  44
表3.3 整數乘法之實現方式比較表………………………………...  47
表3.4 系統中使用之On-chip Memory大小與用途……………….  48
表3.5 系統中使用之Off-chip Memory大小與用途………………  49
表3.6 系統中使用之PIO設定表…………………………………..  52
表4.1 鎖相迴路之設定………………………………………….…..  66
表4.2 控制濾波器的參數設定與噪音抑制效果…………………...  74
表4.3 控制濾波器的參數設定與噪音抑制效果…………………...  75
表4.4 控制濾波器的參數設定與噪音抑制效果…………....…..….  76
表4.5 控制濾波器的參數設定與噪音抑制效果……………...……  77
表4.6 控制濾波器的參數設定與噪音抑制效果………..……...…..  78
表4.7 控制濾波器的參數設定與噪音抑制效果……………...……  79
表4.8各頻率之單頻弦波噪音抑制效果…………….…….………..  80

                                

參考文獻

[1] B. Widrow and S. D. Stearns, “Adaptive Signal Processing”, New Jersey: Prentice - Hall, 1985.

[2] B. Widrow et al., “Adaptive noise canceling: principles and applications” Proc. IEEE, vol. 63, pp. 1692-1716, December 1975.

[3] A. Papoulis and S. U. Pillai, “Probability, Random Variables and Stochastic Processes” McGraw Hill, 2002.

[4] R. H. Kwong and E. W. Johnston, “A variable step size LMS algorithm” IEEE Trans. Signal Processing, vol. 40, pp.1633-1642, 1992.

[5] T. J. Shan and T. Kailath, “Adaptive algorithms with an automatic gain control feature” IEEE Trans. Circuits and System, vol. 35, pp. 122-127, January 1988.

[6] 林俊成，“主動式噪音消除技術之研究” 國立台灣科技大學電機工程所碩士論文，五月，1998.

[7] M. T. Akhtar, M. Abe and M. Kawamata, “Adaptive filtering with averaging-based algorithm for feedforward active noise control systems” IEEE Trans. Signal Processing, vol. 11, pp. 557-560, June 2004.

[8] W. S. Gan and S. M. Kuo, “An integrated audio and active noise control headsets” IEEE Trans. Consumer Electronics, vol. 48, pp. 242-247, May 2002.

[9] W. S. Gan and S. M. Kuo, “Adaptive feedback active noise control headset: implementation, evaluation and it’s extensions” IEEE Trans. Consumer Electronics, vol. 51, pp. 975-982, August 2005.

[10] S. M. Kuo and D. R. Morgan, “Active noise control systems – algorithms and DSP implementations.” New York: Wiley, 1996.
[11] S. M. Kuo and D. Vijayan, “A secondary path estimate techniques for active noise control systems” IEEE Trans. Speech Audio Processing, vol. 5, pp. 374-377, July 1997.

[12] Altera, “Nios 3.0 CPU Data Sheet” Altera, Document Version 2.0, March 2003.

[13] Altera, “Nios Development Kit, Stratix Edition – Getting Started User Guide”, Altera, Document Version 1.1, March 2003.

[14] Altera, “Nios Development Board – Reference Manual, Stratix Edition” Altera, Document Version 1.0, May 2003.

[15] Altera, “Memory, Stratix Device Handbook, Volume 2, Section II” Altera, Document Version 3.3, July 2005.

[16] Altera, “Avalon Bus Specification – Reference Manual” Altera, Document Version 2.2, May 2003.

[17] Altera, “SOPC Builder Data Sheet” Altera, Document Version 2.0, January 2003.

[18] Altera, “Using SOPC Builder – with Excalibur Devices Tutorial” Altera, Document Version 1.0, September 2002.

[19] Altera, “Quartus II, Handbook” Altera, Document Version 5.1, December 2005.

[20] RedHat, “User’s Guide for Altera Nios” RedHat, 2000.

[21] RedHat, “Getting Started with GNUPro Toolkit” RedHat, 1999.

[22] Altera, “Nios Software Development Tutorial” Altera, Document Version 1.2, May 2003.

[23] Altera, “Application Note 284: Implementing Interrupt Service Routines in Nios Systems” Altera, Document Version 1.0, January 2003.
[24] Altera, “Nios Embedded Processor 32-Bit Programmer’s Reference Manual” Altera, Document Version 3.1, January 2003.

[25] Altera, “Nios UART Data Sheet” Altera, Document Version 3.0, January 2003.

[26] Altera, “Nios Timer Data Sheet” Altera, Document Version 3.1, January 2003.

[27] Altera, “Nios PIO Data Sheet” Altera, Document Version 3.1, January 2003.

[28] Altera, “Implementing High Performance DSP Functions in Stratix & Stratix GX Devices” Altera, Document Version 1.1, September 2004.

[29] Altera, “DSP Blocks in Stratix & Stratix GX Devices” Altera, Document Version 2.1, September 2004.

[30] Altera, “Nios Custom Instructions – Tutorial” Altera, Document Version 1.1, September 2002.

[31] Altera, “Application Note 188: Custom Instructions for the Nios Embedded Processor” Altera, Document Version 1.2, September 2002.

[32] 黃宗文，”適應性濾波器於助聽器之應用” 國立成功大學電機工程所碩士論文，六月，2001.

[33] Altera, “Nios Hardware Development Tutorial” Altera, Document Version 1.0, May 2003.

[34] Analog Devices, “AD1876 Data Sheet, 16-Bit 100 kSPS Sampliing ADC” Analog Devices.

[35] Analog Devices, “AD766 Data Sheet, 16-Bit DSP DACPORT” Analog Devices.

[36] Fairchild Semiconductor, “6N137 Data Sheet, High Speed-10 MBit/s Logic Gate Optocouplers” Fairchild Semiconductor.

簡易檢索 / 詳目顯示

相關論文