檢索結果：共7筆資料 檢索策略： "全數位式鎖相迴路".ckeyword (精準)
個人化服務 ：
排序：
每頁筆數：
已勾選0筆資料
1
傳統上為了加快全數位式鎖相迴路的鎖定速度，通常使用時間數位轉換器，在訊號剛輸入的前幾個週期中先計算出一粗略的值，控制震盪器輸出於相近的頻率，以增快鎖定速度。本論文則提供一個新的數位控制震盪器的架構，…
2
本論文研究為應用於2.4GHz無線射頻收發器之全數位式鎖相迴路設計，其中數位控制振盪器與控制器為本論文之設計重點，以邏輯閘架構設計出高頻且高解析度的振盪器，突破以往ADPLL僅能操作在幾百MHz的限…
3
本論文將提出具有頻率偵測及相位頻率誤差補償功能的演算法。首先，我們提出了一個振盪週期對應控制碼呈高線性度的新型數位控制振盪器(DCO)架構。其中頻率偵測的機制是利用計算此數位控制振盪器其最高頻或最低…
4
本論文提出利用新型相位及頻率誤差補償演算法的全數位式鎖相迴路。首先，我們提出了一個振盪週期對應控制碼呈高解析度的新型數位控制振盪器(DCO)架構，此架構之振盪週期與控制碼關係曲線有8條，系統啟動時由…
5
本論文提出利用新型相位及頻率誤差補償演算法的全數位式鎖相迴路。首先，我們提出了一個振盪週期對應控制碼呈中解析度的新型數位控制振盪器(DCO)架構，DCO 採用一般常見 LC-tank 架構，在 11…
6
本論文提出利用新型相位及頻率誤差補償演算法的全數位式鎖相迴路。首先， 我們提出了一個振盪週期對應控制碼呈高解析度的新型數位控制振盪器(DCO) 架構，DCO 採用一般常見LC-tank 架構來控…
7
許多附有快速鎖定功能全數位式鎖相迴路(all-digital phase-locked loop)在過去被提出，但往往都是花大面積與高功耗去達成。而在終端裝置應用中，要求嵌入式系統低功率和低成本，但…