檢索結果：共7筆資料 檢索策略： "內建自我測試".ckeyword (精準)
個人化服務 ：
排序：
每頁筆數：
已勾選0筆資料
1
本論文係有關雙埠SRAM內建自我測試演算法驗證系統之設計與實現，相關研究工作包含四大部分： 第一部份為探討雙埠SRAM內建自我測試演算法驗證系統之結構，在分析其待測電路特性並考量驗證系統的故障植入與…
2
本論文是關於HDL-based有限狀態機內建自我測試電路之設計與驗證，相關研究工作包含下列四大部分： 第一部份介紹有限狀態機電路的測試方式，包含傳統測試方法、使用LSSD之可測性設計以及內建自我測…
3
硬體FFT處理器廣泛地應用於通訊系統中，而對於不同的用途，將會使用不同運算點數的FFT處理器，因此若能快速產生符合不同應用的FFT處理器，將有助於縮短系統的開發設計時間。 本論文分析不同運算點數的F…
4
隨著深度神經網路的快速發展，許多相關用以加速深度神經網路運算速度的硬體也被相繼提出，其中像是Google所提出的張量處理器 (Tensor Processing Unit) 就是以脈動陣列 (Sys…
5
本論文是關於FPGA-based邏輯陣列內建自我測試電路驗證系統之設計與實現，相關研究工作包含四大部分： 第一部份為探討邏輯陣列內建自我測試電路驗證系統之結構，在分析內建自我測試系統、待測電路與故…
6
由於機械學習 (Machine Learning, ML) 需要高密度的計算，因此需要機械學習的硬體來加速運算，近年來機械學習在邊緣運算裝置上進行推論 (Inference) 的效能逐漸上升。而隨著…
7
本論文設計一個具備寬動態範圍與高解析度三維數位至時間轉換器架構，同時提出一個以延遲迴繞法設計的時間至數位轉換器，組成一個具備內建自我測試(Built-In Self Test, BIST)電路的數位…