檢索結果：共22筆資料 檢索策略： "低雜訊".ckeyword (精準)
個人化服務 ：
排序：
每頁筆數：
已勾選0筆資料
1
本論文係使用TSMC 0.18 µm CMOS製程研製一型5 GHz疊接式低雜訊放大器及一型1-10 GHz 單端轉差動之低雜訊放大器。疊接式低雜訊放大器採用源極退化電感電路架構，以降低雜訊指數，其…
2
本篇論文為了研究超寬頻系統前端接收器之低雜訊放大器積體電路在3.1GHz到10.6GHz的應用，以標準 0.18μm CMOS 製程設計。 在設計的第一顆低雜訊放大器晶片，此低雜訊放大器包含了一級疊…
3
近年來，由於無線通訊的快速發展，加上半導體的日益成熟，促使現代化的無線產品需求，以及在消費市場主導下講究輕、薄、短、小以及低價位下，加速射頻積體電路(RFIC)的發展熱潮，如何利用CMOS製程提供更…
4
為因應未來車內廣播接收、無線通訊與多媒體應用的多元化需求，車輛天線系統的設計乃朝向多功能天線設計，其中包含了 AM、FM、DTV、GSM、GPS、DCS及WLAN等頻帶天線與低雜訊放大器。本論文提出…
5
本研究中使用台積電CMOS 0.18 μm 1P6M製程，設計並實作了一個應用於生醫頻帶(MICS Band)的慢性病監測之植入式生醫訊號量測系統。由類比前端電路(Analog Front-End)…
6
近年來無線通訊蓬勃發展，無線電收發機佔有相當重要的地位，無線電收發機之射頻部分有許多重要的區塊，像是低雜訊放大器、功率放大器、混波器、頻率合成器以及天線與射頻電路連接電路。本論文設計技巧應用於無線收…
7
本論文使用TSMC CMOS 0.18 μm 1P6M製程，設計並實作一個應用於400-800MHz頻譜感測系統的射頻(RF)前端電路。此前端電路由一個低雜訊放大器及一混頻器組成。低雜訊放大器將接收…
8
本論文使用TSMC 0.18μm CMOS製程，設計兩個應用於不同頻率及系統的無線接收器前端射頻電路，第一個電路頻率操作在900 MHz，電路可應用於RFID系統和GSM系統。電路操作電壓為1.8伏…
9
本篇論文設計一個應用於可攜式生醫系統的類比前端電路(AFE)，電路包含類比前端放大器與類比數位資料轉換器(ADC)，系統以低功耗與低雜訊為設計主軸，所以整體系統功率規格訂定在5u W以下，額定供應電…
10
本論文研製一個應用於超寬頻3.1-8 GHz之射頻接收機前端電路。此前端電路包含低雜訊放大器、被動式巴倫以及雙平衡混波器且使用台積電所提供0.18微米互補式金氧半製程以1.8伏特來完成所有晶片與量測…