簡易檢索 / 檢索結果

  • 檢索結果:共3筆資料 檢索策略: ckeyword.raw="工作週期校正"


  • 在搜尋的結果範圍內查詢: 搜尋 展開檢索結果的年代分布圖

  • 個人化服務

    我的檢索策略

  • 排序:

      
  • 已勾選0筆資料


      本頁全選

    1

    以循序逼近負載電容調整為基礎之高精度工作週期校正電路
    • 電子工程系 /97/ 碩士
    • 研究生: 陳首志 指導教授: 陳伯奇
    • 時下電子系統之參考時脈通常是由鎖相迴路或延遲鎖定迴路倍頻產生,由於鎖相迴路或延遲鎖定迴路的輸出訊號的工作週期限於製程變異種種因素很難做到50%,對雙倍資料速度同步動態隨機存取記憶體(Double D…
    • 點閱:272下載:4

    2

    基於脈波縮減/擴增機制之低抖動寬範圍工作週期校正電路
    • 電子工程系 /97/ 碩士
    • 研究生: 陳怡瑾 指導教授: 陳伯奇
    • 工作週期校正電路(Duty Cycle Corrector、簡稱DCC)的功能主要在於將訊號的工作週期調整到50%,廣泛地使用在雙倍資料速度同步動態隨機存取記憶體(double data rate …
    • 點閱:239下載:1
    • 全文公開日期 2014/07/21 (校內網路)
    • 全文公開日期 本全文未授權公開 (校外網路)
    • 全文公開日期 本全文未授權公開 (國家圖書館:臺灣博碩士論文系統)

    3

    利用脈波縮減/增加機制之工作週期校正電路
    • 電子工程系 /95/ 碩士
    • 研究生: 陳世崴 指導教授: 陳伯奇
    • 工作週期校正電路(Duty Cycle Corrector,DCC)的功能為調整50%的工作週期,廣泛地使用在雙倍資料速度同步動態隨機存取記憶體(Double Data Rate SDRAM,DDR…
    • 點閱:300下載:2
    • 全文公開日期 2012/06/25 (校內網路)
    • 全文公開日期 本全文未授權公開 (校外網路)
    • 全文公開日期 本全文未授權公開 (國家圖書館:臺灣博碩士論文系統)
    1