檢索結果：共40筆資料 檢索策略： cadvisor.raw="鍾勇輝"
個人化服務 ：
排序：
每頁筆數：
已勾選0筆資料
1
本論文著重在於在先進CMOS製程下，實現一個高速高解析度的類比數位轉換器(Analog-to-Digital Converter, ADC)，可以用於通訊與影像系統中。作者使用管線連續逼近式類比數位…
2
本論文探討十二位元連續漸進式(SAR)類比數位轉換器(ADC)之設計與實現。這個ADC架構主要是以連續漸進式類比數位轉換器為基礎，為了降低消耗功率，搭配使用同步時序操作與低電壓運作。另外，本論文提出…
3
本論文實現兩個十位元高速取樣之漸進式(SAR)類比數位轉換器(ADC)。利用單次二位元輔助之架構來減少轉換週期，進而提升類比數位轉換器的操作速度。動態閂鎖電路(Dynamic latch)減少了比較…
4
本論文實現兩個八位元超高速取樣之漸進式(SAR)類比數位轉換器(ADC)。主 要是以 SAR ADC 為基礎，為了提升 ADC 的操作速度，藉由骨牌式(Domino)操作 來減少比較器輸出至數位類比…
5
本論文實現一個十二位元、每秒一億次取樣之次階逐漸逼近式類比數位轉換器。為了提升類比數位轉換器的線性度，使用了二元視窗切換技術來減少電容不匹配所導致的問題，並維持十二位元的線性度。使用次階連續漸進式…
6
本論文實現一個使用單次二位元輔助之十位元漸進式類比數位轉換器(SAR ADC)。藉由使用單次二位元輔助之架構來減少轉換週期，進而提升類比數位轉換器的操作速度。動態邏輯電路(MdREG)減少了比較器輸…
7
本論文探討十二位元之連續漸進式(SAR)類比數位轉換器(ADC)的設計與實現。這個ADC架構主要是以連續漸進式類比數位轉換器為基礎，為了提升取樣的操作速度，搭配使用次階式(Subrange)架構運作…
8
本論文著重於高速時間交錯類比數位轉換器的時脈歪斜校正技術研發。時間交錯類比數位轉換器是由多個單通道類比數位轉換器組成。由於單通道類比數位轉換器受限於CMOS製程技術，當其取樣頻率無法滿足功耗與取樣頻…
9
對於十六位元連續漸進式類比數位轉換器(SAR ADC)來說，雜訊與線性度是晶片實現的兩個主要難題。雜訊部分由於缺乏超取樣(Oversampling)與雜訊整形(Noise-shaping)等機制，主…
10
在本論文是介紹一個如何在CMOS 65奈米製程下，實現一個八位元每秒十二億五千萬次取樣的類比至數位轉換器，其是採用次階-連續漸進式為架構；供應電壓為1.2伏特，輸入信號的全範圍為1.2伏特。當輸入頻…