簡易檢索 / 詳目顯示

研究生: 林士元
SHIH-YUAN LIN
論文名稱: 以ALTERA FPGA實現具有SXGA解析度的攝影系統
Implementing a Camera System with SXGA Resolution by ALTERA FPGA
指導教授: 邱炳樟
Bin-Chang Chieu
口試委員: 徐敬文
Ching-Wen Hsue
方文賢
Wen-Hsien Fang
學位類別: 碩士
Master
系所名稱: 電資學院 - 電子工程系
Department of Electronic and Computer Engineering
論文出版年: 2007
畢業學年度: 96
語文別: 中文
論文頁數: 99
中文關鍵詞: 可程式邏輯元件攝影系統
外文關鍵詞: FPGA, Image Capturing System
相關次數: 點閱:194下載:0
分享至:
查詢本校圖書館目錄 查詢臺灣博碩士論文知識加值系統 勘誤回報

本論文在以現代數位攝影的基礎研究及應用上,為一個具有影音自動化的大型數位教室之攝影需求,提出一個新的解決方案。以ALTERA FPGA為核心,配合數位影像感測技術、同步記憶體存取技術,內插補點技術及自動曝光程序,來完成一個可透過VGA的連接器將訊號輸出到投影機或數位顯示器上,而且具有1280 x 1024 SXGA解析度的攝影系統。以達成本攝影系統小型化、具整合性、強健性以及低價等要求。


The thesis presents a new solution to the requirement of image capturing system in a digital classroom. The proposed camera system uses ALTERA FPGA as the kernel. It employs digital image sensor, SDRAM control unit, and automatic interpolation exposure technique, to capture the image which is sent to projector or digital display equipments. The resolution of this image system is compatible to 1280 x 1024 SXGA, so that the proposed camera system achieves the goals of small size system, complete integration, good robustness, and cost-effectiveness.

論文摘要 I Abstract II 目錄 III 圖目錄 V 表目錄 VII 計算式目錄 VIII 第一章 緒論 1 1.1研究動機與目的 1 1.2 發展平台及系統架構 3 1.3 本文大綱 6 第二章 發展平台 8 2.1 Altera DE2 多媒體發展平台 8 2.2 數位影像感測器_130萬像素 11 2.3可程式邏輯元件Altera Cyclone II FPGA - EP2C35F672C6 12 2.4同步動態隨機存取記憶體8Mbyte SDRAM – ISSI IS42S16400B-7T 15 2.5影像數位類比轉換器Video DAC - ADV7123 17 第三章 設計基礎及電路實現 19 3.1 解析度 19 3.1.1 紙張上 “i” 的尺寸 19 3.1.2 影像感測器的攝影範圍 21 3.1.3像素所能攝影的區域大小 22 3.1.4紙張上 “i”相對的像素及模擬結果 23 3.2 影像感測 26 3.2.1 影像感測器的輸出格式 26 3.2.2 影像截取及鏡像電路 27 3.2.3 感測器規劃 30 3.3同步動態隨機存取記憶體 33 3.3.1原設計的儲存容量及頻寬評估 33 3.3.2改良後的儲存容量及頻寬評估 38 3.3.3 FIFO 39 3.3.4 SDRAM控制流程 42 3.3.5 SDRAM控制電路之實現 45 3.4 Video輸出控制 50 3.4.1標準影像訊號規定 50 3.4.2 內插 51 3.4.3 Video控制電路之實現 53 3.5 曝光 54 3.5.1 測光區 54 3.5.2 轉換亮度 56 3.5.3亮度轉換電路之實現 57 3.5.4 適當亮度 59 3.5.5 亮度曝光比 62 3.5.6自動曝光控制之流程圖及硬體電路之實現 70 第四章 實現成果 73 第五章 結論及未來研究方向 82 參考文獻 85

[1] B. E. Bayer, “Imaging array,” U.S. Patent 3 971 065, Jul. 20, 1976.

[2] Soo-Chang Pei and Io-Kuong Tam, “Effective color interpolation in CCD color filter arrays using signal correlation”, Circuits and Systems for Video Technology, IEEE Transactions on Volume 13, Issue 6, June 2003 Page(s):503 - 513

[3] Hung-An Chang and Homer Chen, “Directionally weighted color interpolation for digital cameras”, Circuits and Systems, 2005. ISCAS 2005. IEEE International Symposium on 23-26 May 2005 Page(s):6284 - 6287 Vol. 6

[4] Chang, H.-A. and Chen, H. H., “Stochastic Color Interpolation for Digital Cameras”, Circuits and Systems for Video Technology, IEEE Transactions on Volume 17, Issue 8, Aug. 2007 Page(s):964 - 973

[5] Altera DE2 Getting Started User Manual (http://www.terasic.com.tw/attachment/archive/56/DE2_UserManual_1.4_final.pdf)

[6] Altera DE2 CD-ROM (http://www.terasic.com/downloads/cd-rom/de2/DE2_System_v1.6.zip)
[7] iMagic C1M1A Datasheet
(http://www.imagictek.com/images/Download.pdf/New/C1M1A_PB_09.pdf)

[8] TRDB_DC2 Camera Development Package User Guide
(http://www.terasic.com.tw/attachment/archive/47/TRDB_DC2_UserGuide_061017.pdf)

[9] Cyclone II Device Handbook
(http://www.altera.com/literature/hb/cyc2/cyc2_cii5v1.pdf)

[10] Cyclone II Device Pin-Out Files
(http://www.altera.com/literature/dp/cyclone2/ep2c35.pdf)
(http://www.altera.com/literature/dp/cyclone2/ep2c5.pdf)

[11] ALTERA Quartus II Development Software Handbook
(http://www.altera.com/literature/hb/qts/quartusii_handbook.pdf)

[12] ISSI IS42S16400B-7T Datasheet
(http://www.issi.com/pdf/42S16400B.pdf)

[13] ADI ADV7123 Triple 10-Bit High Speed Video DAC Datasheet
(http://www.analog.com/UploadedFiles/Data_Sheets/ADV7123.pdf)

[14] Opencore Video Compression Systems Datasheet
(http://www.opencores.org/projects.cgi/web/video_systems/overview)
[15] 影像處理與電腦視覺 鍾國亮 教授 著

[16] VESA Monitor Timing Standard
(http://www.vesa.org/)

無法下載圖示 全文公開日期 2012/12/07 (校內網路)
全文公開日期 本全文未授權公開 (校外網路)
全文公開日期 本全文未授權公開 (國家圖書館:臺灣博碩士論文系統)
QR CODE