檢索結果：共33筆資料 檢索策略： "PLL".ekeyword (精準)
個人化服務 ：
排序：
每頁筆數：
已勾選0筆資料
1
在傳統頻率合成器架構之Charge pump phase lock loop(CPPLL)電路，因其相位頻率偵測器(PFD)之靜態相位誤差以及充電汞電流不匹配，將造成參考頻率突波。本文使用降低靜態相…
2
時間至數位轉換器目前廣泛被運用在許多量測儀器與電路中，迄今已發展出各式架構以求在不同需求上獲得解決。其中，游標卡尺法在追求高解析度上為眾多方法中之翹楚，然而其量測範圍無法超過一個參考週期、元件不匹配…
3
壓控振盪器與除頻器是頻率合成器電路中主要的電路之一。對壓控振盪器而言，低相位雜訊可避免相鄰雜訊訊號經由混波轉換的干擾。對振盪器的輸出則經由除頻器來達成降頻的工作，因此，除頻器需具有高頻操作，寬的操作…
4
在通訊系統中，為了使頻寬能夠更有效利用，於是常將訊號分為I/Q兩通道。此外，為了減少雜訊干擾，系統大多採用差動型式，因此，在收發機的設計上就必須採用四相位的壓控振盪器才能夠進行訊號的解調。而對於壓控…
5
本論文提出應用於通訊系統中鎖相迴路相關的積體電路晶片實作，包含鎖相迴路製作、鎖相迴路於時脈與資料回復電路之應用、鎖相迴路應用於類比/數位轉換器。第一個晶片是以TSMC 0.35µm 2P4M CMO…
6
近年來，隨著無線通訊系統快速發展，以鎖相迴路為主的頻率合成器大量的使用在無線通訊系統中。其中壓控震盪器(Voltage Control Oscillator, VCO)為關鍵核心電路，原因在於VCO…
7
本論文是探討使用標準互補式金氧半製程來設計應用於光傳送器之鎖相迴路時脈產生器，它可產生數個互相呈倍數的時脈給多工器去合成平行傳輸的資料成一個高速串列的資料束。本文分別針對相關電路之設計、模擬、量測來…
8
本論文主要描述四個不同型式的振盪器與除頻器，其分別為“注入鎖定除頻器使用主動電感負載”、“5GHz低相位雜訊四相位哈特萊壓控振盪器”、”注入鎖定除頻器使用差動型式考畢茲振盪器”及”L-C共振腔注入鎖…
9
射頻積體電路（RFIC）中，收發器(Transceiver) 的鎖相迴路 (Phase locked loop)特性格外的重要，PLL內部包含了相位偵測器(PFD)、充電幫浦(CP)、迴路濾波器(L…
10
鎖相迴路（PLL: Phase-locked loops）是一種利用反饋（Feedback）控制原理 實現的頻率及相位的同步技術，鎖相迴路在眾多領域有應用，如無線通信、數位 電視、廣播等。在無線通信…