檢索結果：共56筆資料 檢索策略： "ADC".ekeyword (精準)
個人化服務 ：
排序：
每頁筆數：
已勾選0筆資料
1
本論文探討一個使用背景校正技術之十四位元每秒二億五千萬次取樣雙通道時間交錯式類比數位轉換器。以管線化連續漸進式架構來說，第一級為主要的速度限制。為了緩解此問題，本論文使用次階式架構、二位元視窗切換技…
2
本論文實現一個十二位元、每秒一億次取樣之連續漸進式類比數位轉換器(SAR ADC)。為了達到每秒一億次取樣的操作速度，使用次階漸進式 (Sub-Ranged SAR)的架構。主要以連續漸進式類比數位…
3
本論文實現一高速中解析度類比數位轉換器，其主要目的是為了了解在高速時會遇到那一些設計上的問題及考量，使用0.18 微米的互補式金氧半製程來實現，其取樣率可高達36MHz，並且採用一冗位元來使轉換器可…
4
本論文實現兩個連續漸近式類比數位轉換器。第一個是在0.18微米CMOS製程實現一個十二位元、每秒二千萬次取樣的連續漸進式類比數位轉換器；第二個是在55奈米低功耗CMOS製程實現一個十二位元、每秒六千…
5
本論文中討論以TSMC 1P6M 0.18 μm CMOS製程，實現一個十位元、每秒兩千萬次取樣時間之逐漸逼近式類比數位轉換器。十位元類比數位轉換器中的數位類比轉換器為了有較高的準確度，使用二進位加…
6
本論文實現一個十位元、每秒一億六千萬次取樣之逐漸逼近式類比數位轉換器。為了加速這個類比數位轉換器的操作速度，它使用了一個利用比較器輔助之逐漸逼近式架構。為了避免在它的數位類比轉換器中，使用過大的電容…
7
本論文利用非線性電容實現資料轉換器，並且於數位類比轉換器和類比數位轉換器中，分別以不同的方式去解決非線性所造成的效能參數劣化。 數位類比轉換器是以10位元類被動循環式數位類比轉換器為架構來實現，由於…
8
本論文提出應用於通訊系統中鎖相迴路相關的積體電路晶片實作，包含鎖相迴路製作、鎖相迴路於時脈與資料回復電路之應用、鎖相迴路應用於類比/數位轉換器。第一個晶片是以TSMC 0.35µm 2P4M CMO…
9
本論文探討一個背景校正技術之十四位元一億兩千五百萬次取樣之兩階段式類比數位轉換器。這個ADC架構主要以管線連續漸進式類比數位轉換器為基礎，並加入了兩階段式的架構來提升ADC的操作速度。為了實現低功耗…
10
本論文探討在二十八奈米製程設計與實現一個十位元每秒十億次取樣的超高速類比數位轉換器。這個類比數位轉換器(ADC)架構是由兩級組成。第一級使用管線式類比數位轉換器(Pipelined ADC)架構。第…