檢索結果：共75筆資料 檢索策略： "鎖相迴路".ckeyword (精準)
個人化服務 ：
排序：
每頁筆數：
已勾選0筆資料
1
本論文實現一個無量測範圍限制，以一組鎖相迴路為基礎且具數位校準之時間至數位轉換器。時間至數位轉換器的功用就是將待測時間轉換為數位形式輸出，目前被廣泛應用於許多量測儀器與電路中。本研究團隊於2005年…
2
在傳統頻率合成器架構之Charge pump phase lock loop(CPPLL)電路，因其相位頻率偵測器(PFD)之靜態相位誤差以及充電汞電流不匹配，將造成參考頻率突波。本文使用降低靜態相…
3
鎖相迴路的積體電路化在無線通訊應用方面受到相當廣泛的運用，而且產品的小型化、多功能、積體化和高頻化已經是必然的趨勢。本論文的目的在於介紹頻率合成器的理論分析和實際頻率合成器的設計過程。由於常見的整數…
4
近年來，隨著CMOS在積體電路製程技術上不斷提昇與進步，相對地也使得高頻電路除了在製作上更為精密外，也使得在應用上更為廣泛。而這尤以在無線通信系統上更為顯著。 在高頻電路中最為重要的模組即為鎖相迴路…
5
這篇論文提出一個利用Verilog 和 FPGA 實現了Delta-Sigma Modulator 所架構出的 MASH 1-1-1 的數位電路。此數位電路是專門提供給 PLL 使用的。所搭配的 是…
6
本論文是探討使用標準互補式金氧半製程來設計應用於光傳送器之鎖相迴路時脈產生器，它可產生數個互相呈倍數的時脈給多工器去合成平行傳輸的資料成一個高速串列的資料束。本文分別針對相關電路之設計、模擬、量測來…
7
本篇論文研究提出了一種多相位低抖動鎖相迴路。並且為了防止由於輸出頻率引起的阻尼因數和迴路頻寬對輸入訊號比變化，鎖相迴路使用自偏壓技術來產生具有低抖動性能的8相位輸出，並以此提出三種架構來滿足多通道類…
8
傳統上為了加快全數位式鎖相迴路的鎖定速度，通常使用時間數位轉換器，在訊號剛輸入的前幾個週期中先計算出一粗略的值，控制震盪器輸出於相近的頻率，以增快鎖定速度。本論文則提供一個新的數位控制震盪器的架構，…
9
本論文主要描述四個不同型式的振盪器與除頻器，其分別為“注入鎖定除頻器使用主動電感負載”、“5GHz低相位雜訊四相位哈特萊壓控振盪器”、”注入鎖定除頻器使用差動型式考畢茲振盪器”及”L-C共振腔注入鎖…
10
近年來，隨著無線通訊系統快速發展，各種的頻率合成器被研發出來，又以單晶片系統(System-on-Chip)為主要趨勢，在整合各系統子電路時常出現操作時脈相位不同的情況，而導致輸出資料錯誤，因此需要…