檢索結果:共5筆資料 檢索策略: "延遲迴繞".ckeyword (精準)
個人化服務 :
排序:
每頁筆數:
已勾選0筆資料
1
本論文提出一個實現於現場可程式化閘陣列(Field Programmable Gate Array,FPGA)並利用延遲迴繞與加總平均法為基礎的改良式時間至數位轉換電路(Time-to-Digita…
2
本論文提出一個實現於現場可程式化閘陣列(Field Programmable Gate Array, FPGA)並利用延遲迴繞法為基礎的時間至數位轉換電路(Time-to-digital conve…
3
本論文提出兩個以利用現場可程式化閘陣列(FPGA)所實現的電路架構,分別是以鎖相迴路(PLL)與延遲矩陣所設計之數位至時間轉換器(DTC) ,與基於脈衝縮放延遲線(PSDL)設計的數位脈波寬度調變(…
4
本論文提出以多維延遲陣列為基礎,結合相位排序及選擇技術實現多通道數位至時間轉換器(Digital-to-Time Converter, DTC),將參考時脈訊號利用鎖相迴路(Phase-Locked…
5
本論文先提出以延遲迴繞法搭配相位排序與選擇機制所實現之時間至數位轉換器(Time-to-Digital Converter, TDC),利用延遲迴繞(Wrapping)效應,使輸入訊號經過延遲線逐級…