檢索結果:共3筆資料 檢索策略: "位元組替代轉換".ckeyword (精準)
個人化服務 :
排序:
每頁筆數:
已勾選0筆資料
1
論文中提出了一個符合AXI4介面的管線式AES加解密矽智財設計,注重其核心的面積大小及吞吐量,減少所需硬體資源並提升運算效能。依據AES演算法實現出來的加解密晶片,輸入的每一筆資料為128位元。金鑰…
2
論文中提出了一個低成本架構的AES加解密晶片,並且金鑰擴展單元為較省面積的即時運算架構,且能夠依使用者來選擇金鑰的長度,分別為128位元、192位元以及256位元。且依據AES演算法實現出來的加解密…
3
本論文中提出了一個低成本的 AES 處理器架構,以使用指令的方式,每次處理一筆 128 位元的輸入資料。資料與外部金鑰以每次 32 位元方式依序輸入,外部金鑰可支援 AES 128/192/256 …