帳號:guest(54.82.119.116)          離開系統
字體大小: 字級放大   字級縮小   預設字形  

詳目顯示

以作者查詢圖書館館藏以作者查詢臺灣博碩士論文系統以作者查詢全國書目勘誤回報
作者姓名(中文):朱蔣維
作者姓名(英文):CHIANG-WEI CHU
論文名稱(中文):3DIC產業與專利佈局研究
論文名稱(外文):A Study of 3DIC Industry and Patent Portfolio
指導教授姓名(中文):鄭中人
指導教授姓名(英文):none
口試委員姓名(中文):蔡鴻文
何美瑩
口試委員姓名(英文):none
none
學位類別:碩士
校院名稱:國立臺灣科技大學
系所名稱:專利研究所
學號:M10024014
出版年(民國):102
畢業學年度:101
學期:2
語文別:中文
論文頁數:107
中文關鍵詞:3DIC專利分析專利佈局
外文關鍵詞:3DICpatent analysispatent portfolio
相關次數:
  • 推薦推薦:0
  • 點閱點閱:112
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏收藏:0
在過去半導體產業主要以SOC技術發展方向,隨者現在電子產品講求多功能及輕薄的需求下,使SOC封裝技術在有限空間下不斷地萎縮製程,不但增加成本進而影響上市時間,因此半導體廠商另外發展3DIC TSV技術以縮短研發時間。
專利分析能提供研發人員瞭解技術研發趨勢以作為日後追蹤與預測技術的指標,因此本研究利用專利分析製出歷年專利件數圖、主要專利權人、技術分類等專利資訊,以得到3DIC TSV半導體廠商技術發展情況,此外本研究並以並蒐集相關市場預測文獻比較彼此關係提供未來投入廠商的參考方向。
In the past mainly in the semiconductor industry development direction SOC technology, With the emphasis on those who are now multi-functional electronic products and thin demand, the SOC packaging technology in a limited space under the constantly shrinking process, thereby affecting not only increase the cost of time to market, so the development of semiconductor manufacturers addition 3DIC TSV technology to shorten development time.
Patent analysis can provide R&D staff to understand future trends as an indicator tracking and forecasting techniques, this study analyzed the system out of the use of patents over the years the number of patents map, mainly the patentee, the patent classification information technology in order to obtain 3DIC TSV semiconductor Manufacturer technological developments, in addition to this study and collect comparative literature relevant market mutual relations predict future investment firm provides a reference direction.
摘 要I
ABSTRACTII
誌謝III
目錄IV
圖目錄VI
表目錄VII
第一章、前言1
1.1 研究背景與問題動機1
1.2 研究方法與預期結果2
1.3 研究範圍與限制2
第二章、SOC與3D IC演進4
2.1 SOC技術4
2.2 3DIC技術5
2.2.1先鑽孔(Via-First)6
2.2.1.1 CMOS前(Before CMOS)6
2.2.1.2 CMOS後(After CMOS)6
2.2.2 後鑽孔(Via-Last)7
2.2.3晶圓鍵合(Wafer Bonding)8
2.2.4對準(Alignment)9
2.2.4.1 直接對準(direct alignment)10
2.2.4.2 間接對準(indirect alignment)10
2.3 SOC與3D IC比較10
2.3.1製程差異11
第三章、3D IC TSV發展14
3.1 3DIC TSV市場發展14
3.1.1全球TSV技術應用發展14
3.1.1.1 記憶體堆疊封裝16
3.1.1.2 Wide I/O 記憶體與Wide I/O行動動態隨機存取記憶體17
3.1.1.3 Wide I/O 介面17
3.1.2 國內外3DIC產業發展19
3.2 小結23
第四章、專利分析意義與專利佈局策略關係24
4.1專利檢索策略24
4.2 專利分析與分析方法29
4.2.1 專利分析31
4.2.2 專利管理圖31
4.2.3 專利技術圖32
4.3 專利佈局34
第五章、3D IC製程專利佈局37
5.1 專利檢索策略37
5.1.1 關鍵字搜尋38
5.1.2 3DIC技術檢索步驟 40
5.2 歷年專利趨勢分析 43
5.2.1 歷年公告專利件數 43
5.2.2 國家別分析44
5.3 專利分類號分析45
5.3.1 IPC三階分類45
5.3.2 IPC四階分類47
5.3.3 UPC主類 48
5.3.4 UPC次類 50
5.4 專利權人分析 52
5.4.1 IBM56
5.4.2 TSMC 59
5.4.3 MonolithIC 3D 61
5.4.4 Intel 63
5.4.5 Micron Technology 65
5.4.6 United Microelectronics Corp 67
5.4.7 STATS ChipPAC 69
5.4.8專利權人歷年專利分佈 71
5.5 小結72
第六章、結論 73
參考文獻75
附錄 3DIC美國專利資料 77
一、中文部分:
1.吳志龍,全球3D IC聯盟動態與趨勢分析,IEK產業情報,2010年2月17日。
2.林聖富,專利資訊和專利檢索,智慧財產權管理季刊,第10期,1996年。
3.唐經洲、張嘉華、吳展良,從2D SOC看3D IC設計,滄海出版,2010年8月。
4.張致吉,大環境變化造就3DIC材料新市場機會與挑戰,IEK產業情報網,2012年12月16日。
5.郭兵,SOC技術原理與應用,清華大學出版社,2006年4月1日。
6.陳玲君,3D IC最新市場與應用分析,IEK產業情報網,民2012年9月19日。
7.陳玲君,3D IC新市場機會與挑戰,IEK產業情報網,2012年7月27日。
8.陳玲君,手機趨勢看先進封裝暨3DIC之發展,IEK產業情報網, 2011年 2月 23日。
9.陳達仁、黃慕萱,專利資訊檢索、分析與策略,華泰文化事業股份有限公司,2009年。
10.黃慕萱,資訊檢索,台灣學生書局有限公司,1996年。
11.楊雅嵐,由3D IC製程變化看技術發展挑戰,IEK產業情報網,2008年05 月。
12.楊雅嵐,由專利地圖看3D IC技術佈局與市場趨勢,ITIS經濟部技術產業技術知識服務計畫,2009年10月22日。
13.詹朝傑,3DIC矽載板Silicon-interposer之製作及組裝製程,IEK產業情報網,2012年12月19日。
14.禇偉利,台灣SOC 產業發展沿革與現況,2004 年12 月16 日。
15.劉尚志,中小企業專利管理的策略與方法,產業科技研究發展管理研討會論文集,1996年,頁20-25。
16.練惠玉,由TSV技術看CMOS影像感測器廠商佈局,ITIS計畫,2008年9月15日。
17.魯明德,解析專利資訊,全華圖書股份有限公司,2010年4月。
18.賴榮哲,專利分析總論,翰蘆圖書出版社,2002年8月。
19.鍾俊元 ,2013年十大ICT產業關鍵議題,工研院產業與趨勢研究中心,2013年1月12日。

二、英文部分:
1.Ernst, H., Patent Portfolios for Strategic R&D Planning, Journal of Engineering and Technology Management, 1998,Vol.15,p.279-308.
2.Mirza, A. R.,One micron precision, wafer-level aligned bonding for interconnect, MEMS and packaging applications, in 2000 3rd Electro packaging Technology Conference(EPTC2000), 2000,p.676-680。
3.Ove Granstrand ,The Economics and Management of Intellectual Property , Cheltenham, Edward Elgar,1999.p219-221.
三、網站部分:
1.3D IC市場大追擊(一) : http://www.2cm.com.tw/markettrend_content.asp?sn=1009200007
2.Ken Shoemaker, Wide IO Intel Memories(2011): http://www.gsaglobal.org/3dic/docs/20111216WideI-OStdJC42.6.pdf 。
3.MonolithIC : http://www.monolithic3d.com/index.html
4.R. Huemoeller , Through Silicon Via (TSV) Product Technology Presentation: http://www.amkor.com/index.cfm?objectid=1EC738F3-DB81-9706-4EF87EDC8BFAE253
5.Wipo: http://www.wipo.int/classifications/ipc/en
6.唐經洲,垂直堆疊優勢3D IC倒吃甘蔗,新通訊2010年3月號第 109 期封面故事:http://www.2cm.com.tw/coverstory_content.asp?sn=1002260022。
7.侯俊宇,3D IC顛覆晶片整合演進,新通訊 2010 年 3 月號 109 期封面故事: http://www.2cm.com.tw/coverstory_content.asp?sn=1002260011
8.以TSV為基礎Elpida、力成、聯電攜手開發3D IC,電子工程專輯(2011年): http://www.eettaiwan.com/ART_8800610272_480202_NT_d3c68e8f.HTM?jumpto=view_welcomead_1366771921133
9.美國專利局: http://www.uspto.gov/patents/resources/classification/index.jsp
10.運用晶圓接合技術降低3D IC成本與加速普及,電子工程專輯網站(2013年): http://www.eettaiwan.com/ART_8800670570_480202_TA_aaaa8f1f.HTM
11.聯電網站:http://www.umc.com。
12.聯電與星科金朋共同發表矽穿孔3D IC技術,電工程專輯網站(2013年1月31日): http://www.eettaiwan.com/ART_8800681269_480202_NT_f175d039.HTM
全文檔公開日期:2018/07/29 (本校及區域網路)
全文檔公開日期:不公開 (校外網際網路)
全文檔公開日期:不公開 (國家圖書館)
電子全文
 
 
 
 
第一頁 上一頁 下一頁 最後一頁 top
* *